دانلود فایل ارزان
فایل - پروژه - مقالهدانلود فایل ارزان
فایل - پروژه - مقالهاسلایدهای کلاس FPGA-VHDL
اسلایدهای کلاس FPGA-VHDL
در این فایل که PDF شده اسلایدهای کلاس FPGA-VHDL می باشد و چند سال تدریس و تکمیل شده است، محتوای ذیل وجود دارد: •مرور کلی بر FPGA و مراحل کلی کار از نوشتن کد تا ریخته شدن بر روی FPGA •کار با مجموعه ابزارهای ISE (ساخت پروژه جدید، کار با chipscope، ISIM، Planahead، IMPACT و ... ) 478 صفحه •مباحث مربوط به کدنویسی و ساختار زبان VHDL •بررسی دیتاشیت اسپارتان 3 •آشنایی با معماری و قابلیتهای Spartan3 •نکات مربوط به طراحی برد FPGA •قیود زمانی اصطلاحات تعاریف و مباحث timing و ... ...مجموعه 24 منبع خوب در مورد FPGA و زبانهای توصیف سخت افزار و کد نمونه خیلی قوی
مجموعه 24 منبع خوب در مورد FPGA و زبانهای توصیف سخت افزار و کد نمونه خیلی قوی
زبان انگلیسی می باشد. در این مجموعه بیش از 24 فایل از کتب معتبر و مفید درباره FPGA که بر اساس تجربه جمع آوری شده است به علاقه مندان عرضه می گردد. همه منابع به زبان انگلیسی بوده و یک منبع که اثر داگلاس پری است به زبان فارسی در این فروشگاه موجود است. یک پروژه کامل به زبانهای VHDL و Verilog هم که یک پروژه سنگین و با استایل کدنویسی خیلی خوب است برای کسانی که می خواهند یک الگوی کدنویسی سخت افزار خیلی مناسب در اختیار داشته باشند هم در این مجموعه قرار داده شده است. امیدوارم این مجموعه که حاصل زمان طولانی جستجو و گزینش فایلهای کاربردی و تجربه استفاده از آنها حاصل شده است مورد توجه شما قرار گیرد. ...اسلایدهای کلاس FPGA-VHDL
اسلایدهای کلاس FPGA-VHDL
در این فایل که PDF شده اسلایدهای کلاس FPGA-VHDL می باشد و چند سال تدریس و تکمیل شده است، محتوای ذیل وجود دارد: •مرور کلی بر FPGA و مراحل کلی کار از نوشتن کد تا ریخته شدن بر روی FPGA •کار با مجموعه ابزارهای ISE (ساخت پروژه جدید، کار با chipscope، ISIM، Planahead، IMPACT و ... ) 478 صفحه •مباحث مربوط به کدنویسی و ساختار زبان VHDL •بررسی دیتاشیت اسپارتان 3 •آشنایی با معماری و قابلیتهای Spartan3 •نکات مربوط به طراحی برد FPGA •قیود زمانی اصطلاحات تعاریف و مباحث timing و ... ...Subtractors and Adder–Subtractor + پیاده سازی VHDL + گزارش
Subtractors and Adder–Subtractor + پیاده سازی VHDL + گزارش
Subtractors and Adder–Subtractor چکیده – جمعکننده یا اضافهکننده یک مدار دیجیتال است که مجموع عددها را بدست میآورد. جمعکنندهها میتوانندد بدیاج جمدعاعداد در حالت BCDیا در پیکاربیدتیین حالت آنها یعنی اعداد دودویی مورد استفاده قیار گییند. جمع وابسته بده نیدام مدیتواندد درمبنا هاج متفاوتی انجام گیید اما در اینجا مبناج 2مورد بیرسی قیار گیفته است. در ادامه مقدمه و کد VHDL آمده است. ...پیاده سازی با VHDL الگوریتم رمزنگاری دنبالهای5/1A + کد VHDL + گزارش
پیاده سازی با VHDL الگوریتم رمزنگاری دنبالهای5/1A + کد VHDL + گزارش
الگوریتم رمزنگاری دنبالهایA5/1چکیده – َ A5/1در سال ۷۸۹۱و در زمانی که جی اس ام هنوز در خارج از اروپا مورد استفاده نبود طراحی شد،گرچه هردو الگوریتم پس از طراحی محرمانه باقیماندند، امّا طراحی کلی آنها در سال ۷۸۸۱لو رفت. همچنین این الگوریتمها درسال ۷۸۸۸به صورت کامل، از طریق مهندسی معکوس توسط مارک برینکو لو رفتند. در سال ۰۲۲۲حدود ۷۳۲میلیونمشتری از A ۷/۵برای حفظ محرمانگی مکالماتشان استفاده میکردند. این عدد در سال ۰۲۷۷به ۱میلیارد نفر رسید. فرمت پی دی اف 12 صفحه ...پیاده سازی با VHDL الگوریتم رمزنگاری دنبالهای5/1A + کد VHDL + گزارش
پیاده سازی با VHDL الگوریتم رمزنگاری دنبالهای5/1A + کد VHDL + گزارش
الگوریتم رمزنگاری دنبالهایA5/1چکیده – َ A5/1در سال ۷۸۹۱و در زمانی که جی اس ام هنوز در خارج از اروپا مورد استفاده نبود طراحی شد،گرچه هردو الگوریتم پس از طراحی محرمانه باقیماندند، امّا طراحی کلی آنها در سال ۷۸۸۱لو رفت. همچنین این الگوریتمها درسال ۷۸۸۸به صورت کامل، از طریق مهندسی معکوس توسط مارک برینکو لو رفتند. در سال ۰۲۲۲حدود ۷۳۲میلیونمشتری از A ۷/۵برای حفظ محرمانگی مکالماتشان استفاده میکردند. این عدد در سال ۰۲۷۷به ۱میلیارد نفر رسید. فرمت پی دی اف 12 صفحه ...Subtractors and Adder–Subtractor + پیاده سازی VHDL + گزارش
Subtractors and Adder–Subtractor + پیاده سازی VHDL + گزارش
Subtractors and Adder–Subtractor چکیده – جمعکننده یا اضافهکننده یک مدار دیجیتال است که مجموع عددها را بدست میآورد. جمعکنندهها میتوانندد بدیاج جمدعاعداد در حالت BCDیا در پیکاربیدتیین حالت آنها یعنی اعداد دودویی مورد استفاده قیار گییند. جمع وابسته بده نیدام مدیتواندد درمبنا هاج متفاوتی انجام گیید اما در اینجا مبناج 2مورد بیرسی قیار گیفته است. در ادامه مقدمه و کد VHDL آمده است. ...کاربرد شیفت رجیسترها در طرح های FPGA
کاربرد شیفت رجیسترها در طرح های FPGA
شیفت رجیسترها کاربردهای بسیاری در طرح‌های FPGA دارند. پیاده سازی شیفت رجیسترها در Xilinx به چند روش صورت می گیرد. هر روش مزایای و موانعی در زمینه سرعت، لاجیک مصرفی و عملکرد دارد. این فایل آنها را بررسی می کند. نوع متن: pdf تعداد صفحه: 7 زبان فارسی ...نقش طراحی ریست در یک FPGA
نقش طراحی ریست در یک FPGA
انتخاب یک شماتیک ریست تاثیر به سزایی در عواملی چون عملکرد، لاجیک مصرفی، اعتبار و قدرتمندی طراحی دارد. طراحی یک شماتیک مناسب ریست که تمام خواسته های محصول را بر آورده کند کار سختی است. این فایل مزایای ریست ها و شماتیک های مختلف ریست را بررسی می کند. نوع متن: pdf تعداد صفحه: 11 ...آشنایی با المانهای اولیه‌ی DSP48 شرکت Xilinx
آشنایی با المانهای اولیه‌ی DSP48 شرکت Xilinx
المانهای اولیه‌ی DSP48 شرکت Xilinx، معمولا مربوط به کاربرد های پردازش دیجیتال سیگنال هستند. DSP48 بسیار تنظیم پذیر است و می تواند در محدوده‌ی وسیعی از کاربردهای دیگر نیز به کار رود، و منحصر به DSP نیست و مزیت ذخیره سازی مقدار قابل توجه از منابع لاجیک FPGA را دارد. نوع فایل: PDF تعداد صفحات: 7 ...ضرب کننده هشت بیتی،تقسیم کننده هشت بیتی و Nbitadderبه همراه فایل تست به زبانVHDL
ضرب کننده هشت بیتی،تقسیم کننده هشت بیتی و Nbitadderبه همراه فایل تست به زبانVHDL
این مجموعه شامل 3 فایل ضرب کننده،تقسیم کننده هشت بیتی و جمع کننده Nبیتی است که در محیط شبیه سازی بوسیله فایل testتعبیه شده قابل اجرا می باشند زبان برنامه نویسی VHDLمی بایشد که زبانی سخت افزاری است ...