بهینه سازی در زمانبندی و تلورانس نویز برای مدارات CMOS دینامیک حساس به تغییرات پروسه

مدارهای CMOS دینامیک به میزان قابل توجهی در سیستم های مجتمع در بسیار مقیاس بزرگ ( VLSI )با کارایی بالا استفاده می­شود. با این حال، آنها متحمل محدودیت­هایی همچون تحمل نویز، نشت بار، و مصرف توان می­باشند. با افزایش تاثیر تغییرات فرآیند بر عملکرد طراحی ، مقیاس گذاری تهاجمی تکنولوژی، نویز در مدار CMOS دینامیک به یک چالش ضروری در طراحی تبدیل شده است. IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL. 25, NO. 2, MAY 2012 این محصول شامل 3 فایل است که 1 فایل مربوط به مقاله اصلی و 2 فایل مربوط به ترجمه مقاله میباشد که در دو قالب word و PDF تحویل میشود. ...

بهینه سازی در زمانبندی و تلورانس نویز برای مدارات CMOS دینامیک حساس به تغییرات پروسه

مدارهای CMOS دینامیک به میزان قابل توجهی در سیستم های مجتمع در بسیار مقیاس بزرگ ( VLSI )با کارایی بالا استفاده می­شود. با این حال، آنها متحمل محدودیت­هایی همچون تحمل نویز، نشت بار، و مصرف توان می­باشند. با افزایش تاثیر تغییرات فرآیند بر عملکرد طراحی ، مقیاس گذاری تهاجمی تکنولوژی، نویز در مدار CMOS دینامیک به یک چالش ضروری در طراحی تبدیل شده است. IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL. 25, NO. 2, MAY 2012 این محصول شامل 3 فایل است که 1 فایل مربوط به مقاله اصلی و 2 فایل مربوط به ترجمه مقاله میباشد که در دو قالب word و PDF تحویل میشود. ...